一、玻璃基板TGV背景和必要性

摘要

本文系统阐述了玻璃基板TGV（玻璃通孔）技术的产业背景与市场必要性。随着摩尔定律逼近物理极限，先进封装成为半导体性能提升的关键路径，TGV作为通孔技术的重要方向，与RDL配合构成先进封装核心要素。相比传统有机基板和硅中介层方案，玻璃基板在介电常数、高频性能、耐热性、热膨胀系数匹配等关键指标上具有显著优势，可大幅简化封装结构、降低成本。在市场需求端，AI/GPU光罩极限催生多芯片封装需求，CPO共封装光学推动高速互连演进，两大场景共同驱动TGV商业化进程。英特尔作为核心推动者，联合SK海力士、三星、美光等厂商积极布局，台积电亦在跟进CoPoS路线，TGV正处于从技术验证迈向量产的关键窗口期。

目录

• 一、玻璃基板TGV背景和必要性

  • （一）为什么要做TGV

  • （二）为什么要做玻璃基板

    • 1、基板简介
    • 2、基板历史
    • 3、基板特征
    • 4、发展玻璃基板的技术原因

  • （三）驱使玻璃基板TGV出现的市场需求

    • 1、市场

      • （1）AI – GPU市场
      • （2）光通信与CPO（共封装光学）
    • 2、主力推动者：英特尔

（一）为什么要做TGV

总结：芯片面临摩尔定律瓶颈 → 转而用先进封装改善半导体性能 → 通孔是先进封装重要技术 → TSV（硅通孔）/TGV（玻璃通孔）是不同材料中的通孔 → 通孔（TGV）+重布线层（RDL）往往配合制作，同时涉及两大先进封装技术要素，适应技术趋势

摩尔定律逼近物理极限，芯片本身制程难以再缩小，先进封装就成为半导体性能提升的关键路径。TGV是属于先进封装的一种。

根据摩尔定律，芯片内部的晶体管数量每隔18-24个月翻番，同时性能翻倍，但随着制程越来越先进，量子隧穿等效应出现，台积电预计3nm（2022量产）升级至2nm（2025年末量产）耗时三年，且速度、芯片密度仅改善不到20%，摩尔定律已经逼近物理极限。

芯片本身逼近物理极限，半导体性能的进一步提升将更多依赖于芯片之间的连接方式，即封装技术。只要具备以下四大关键技术要素中的任意一项，即可被归类为先进封装：

凸块（Bump）、重布线层（RDL）、硅通孔（TSV）、晶圆级加工（Wafer）

TGV和TSV都是通孔技术，为了让芯片提高集成度，实现垂直堆叠，把封装基板上下不同层的电路连起来，就需要在材料中打孔做电气连接。不同的是，TSV 是在硅里打孔，TGV 是在玻璃里打孔。

TGV/TSV这样的通孔技术，往往和RDL（重布线层）一起做。芯片原始焊盘的位置往往与TGV的垂直通道位置不匹配。RDL就像基板材料表面的立交桥，把芯片底部的信号重新路由到对准TGV的位置，实现垂直互联。

（二）为什么要做玻璃基板

1、基板简介

芯片很小并且脆弱，无法直接焊到PCB上。基板就是芯片和PCB中间那层连接和支撑材料。

整个封装结构来看，从下到上依次是：PCB板子 – 基板（substrate） – 中介层（interposer） – 芯片(Die)。

2、基板历史

基板经历了如下几代的发展：

3、基板特征

4、发展玻璃基板的技术原因

上表中，标注为红色的性质是玻璃基板相较于其他材料的优势所在。从红色高亮标注可以看出，玻璃基板在多项关键性能上表现最优。

可以看出，在信号质量这一核心性能上，玻璃基板表现最优：信号传输速度快、完整性强，且在高频段无衰减、可稳定传播。

此外，玻璃基板还具有耐高温、与半导体硅材料热膨胀系数匹配良好等优点；加之其表面平整度高，因此能够支持精细复杂的电路设计。

（三）驱使玻璃基板TGV出现的市场需求

1、市场

（1）AI – GPU市场

①光罩极限问题带来的多芯片连接需求

可以看到单个GPU大小做到800mm²就不做了，B200是两个GPU拼成的。这涉及到光刻机的"光罩极限"，就是单次曝光能加工的单芯片大小。这个极限数值为26mm × 33mm = 858mm²。这是因为投影物镜的像场（清晰成像范围）有限，物镜再大一点，就没有厂家有校正加工能力，这也是目前最先进光刻机的极限。

所以，单个芯片做不大，就需要多芯片封装，就像B200那样。

②目前的多芯片封装方案

A.主流方案：横向拼接（MCM多芯片模块/Chiplet芯粒）

简介：多颗小芯片并排平铺，封装在同一基板上

代表产品：GPU。英伟达B200

代表厂商：英伟达、AMD、英特尔

横向平铺理由：GPU功耗大，B200GPU功耗700W-1,000W，相当于一个电热水壶持续烧水的功率，需要摊开散热。

B. 高带宽内存HBM专用：纵向3D堆叠

简介：芯片上下垂直叠放，TSV贯穿互联

代表产品：HBM。高带宽内存HBM3E：8-12层DRAM堆叠

代表厂商：海力士、三星、美光

纵向堆叠理由：芯片内TB/s级互联需求，需要芯片上下堆叠紧密通过通孔相连，保证信号完整性。单颗HBM约10-20W，散热压力比GPU小，所以可以紧密堆叠。

③目前使用的封装基板方案和局限

A.目前使用有机基板

横向、纵向封装方案都是用的有机基板。

结构：PCB板 - 有机基板 – 硅中介层（interposer） - 芯片。

有机基板不能直接做通孔，热稳定性很差，高温软化。所以需要加一个硅中介层，里面做通孔填充，并在这个基础上重布线去实际连接芯片，所以叫TSV，硅通孔。

纵向HBM用TSV做芯片内部贯穿互联，是核心技术；横向GPU用TSV做硅中介层内部垂直连接，是辅助技术，两者都用TSV，但纵向依赖度远高于横向。

B.有机基板和硅中介层的问题

a. 有机基板不耐高温。极限温度差（<150℃），实际GPU工作温度可以达到100℃，150℃就开始有玻璃化转变，从硬材料变软；

b. 有机基板翘曲。热膨胀系数和硅芯片不匹配，是硅芯片的5倍，两者受热形变非常不一致，有机基板在高热负载下的严重翘曲、变形甚至开裂，超大封装（>100mm×100mm）时，形变不一致导致封装良率暴跌。

c. 硅中介层的成本浪费问题。使用有机基板就一定要使用硅中介层连接芯片，在硅中介层中做硅通孔。硅中介层成本很高。使用全硅中介层时，其成本占台积电CoWoS封装成本30-50%。硅中介层来自300mm圆形硅片，当前尺寸极限约3.3倍光罩（2,831mm²），因GPU+HBM的矩形对称布局必须从圆形晶圆切矩形，利用率仅83-85%，边角废料浪费大。每片晶圆可切18颗矩形硅中介层，加上TSV通孔等工艺后，单个H100的CoWoS-S封装总成本750美金，硅中介层成本就占200美金。

C.玻璃基板解决有机基板的问题

a. 耐高温，玻璃化转变温度>500℃，远超GPU工作温度；

b. 热膨胀系数基本和硅片一致，不存在遇热形变不一致变形问题，超大尺寸封装也可以零翘曲，数十颗芯片都可以放在一起；

c. 简化结构。玻璃自身就可做TGV通孔（直径20-100μm），无需硅中介层，结构简化为：PCB板 → 玻璃基板 → 芯片。

d. 对硅中介层的成本节约。通孔的材料从硅换成玻璃，成本下降，玻璃TGV连接的成本约为硅TSV中介层的1/8。而且玻璃本来就是方形的，切成矩形做芯片封装没有浪费。

同时，信号质量也很好，比有机基板速度快，也稳定。

④GPU下游用户对玻璃基板的反应

A. 英伟达（GPU核心厂商）

官方对玻璃基板没有走漏任何信息。

B. 台积电（英伟达的晶圆制造和封装独家厂家）

根据台湾DigiTimes报道，台积电将在扇出型面板级封装（FOPLP）技术中将玻璃基板作为核心材料，但是官方未证实。

台积电在准备开发CoPoS封装（Chip-on-Panel-on-Substrate，面板级基板上芯片封装），即PCB板上放方形基板，方形基板上再放芯片，于2025年第三季度提前发布了首批供应商名单和设备规格，计划于2026年在VisEra建立第一条CoPoS试点生产线，量产将在其嘉义 AP7 工厂进行，最快2028年底至2029年上半年实现量产。CoPoS不会再使用硅中介层，但是改用玻璃还是蓝宝石材料没有确认。

台积电的主要封装技术是CoWoS（Chip-on-Wafer-on-Substrate，晶圆上芯片基板封装），使用硅中介层的路线，利用硅中介层 + TSV（硅通孔）实现 GPU与HBM的高带宽互连。初期，因成本高昂用于FPGA等小众高端芯片，2012年台积电为赛灵思的一款FPGA就是产业内第一个应用硅中介层的产品。2016年英伟达P100 GPU采用后打开AI市场，随着AI浪潮来临， CoWoS成为GPU（如英伟达H100/B200、谷歌TPU）的封装方案。CoWoS2025年约占台积电收入10%，处于供不应求的状态。2025年分析师估计台积电的CoWoS供给量53万片（按硅中介层晶圆算，因为这个是制约因素），距离市场需求量的60万片仍有7万片缺口。2024年，台积电董事长魏哲家表示，CoWoS产能严重供不应求，公司将持续努力扩产，并希望在 2025 年至 2026 年实现供需平衡。副总何军也指出，CoWoS 产能2022年至2026年的年复合增长率将超过 50%，并将持续高速扩产。

CoWoS硅中介层仍主导AI市场，CPO对台积电是长期威胁也是机会，过早推广CPO会侵蚀自身利润，过晚则丢失下一代互联标准话语权。

C.三家做配合GPU的HBM高带宽内存的厂家态度

a. 韩国SK海力士（HBM3市场份额60%以上）

将玻璃基板作为HBM先进封装的关键技术路线，通过美国子公司Absolics在佐治亚州工厂投资约2.22亿美元（第一工厂），后期第二工厂计划投资4亿美元以上，预计2026年开始量产玻璃基板原型产品，重点攻克TGV。2025年CES期间SK会长崔泰源在与英伟达CEO黄仁勋会面之后，回到展位，举着手上的玻璃基板说已经"刚刚卖掉了"。

a.三星（市场份额约30%）

2024年CES宣布进军半导体玻璃基板，表示2024年将建立一条玻璃基板原型生产线，目标是2025年生产原型，2026年实现量产。

c.美光（市场份额约10%）

2023年开始玻璃通孔（TGV）技术、玻璃材料研发，2024年8月收购友达显示工厂，提升玻璃基板处理能力，预计HBM4将于2026年量产，将用上玻璃基板。

D.英特尔（并非AI核心玩家，传统CPU玩家）

大力主导推动，并计划于2026-2030年间实现量产。2023年9月发布玻璃基板技术，预计投资10亿美元在亚利桑那州建立研发线，并计划与设备商和材料商合作建立完整供应链。2026年1月在NEPCON日本电子展上展示了结合EMIB（微型硅桥）与玻璃基板的最新封装样品，具有10-2-10堆叠架构和45μm超微细凸点间距。

总结

英伟达台积电没有明确表态，英特尔非常积极主力推动，做高带宽内存的三家全部支持。

（2）光通信与CPO（共封装光学）

①光模块的作用：信号出机架就要用光模块

铜线传电信号，光纤传光信号。

铜线有两个问题，一个是带宽最多100Gbps，第二是距离问题，因为电阻发热，信号衰减快，只能传百米以内。

光纤里的光信号在玻璃里全反射，损耗极低。一是理论带宽近乎无限，现在商用光模块单端口速率已经达到800G，向1.6T演进。二是距离能传上百公里，有转接跨海也没问题。

一般来说，同一个机架内有10-40台服务器，相隔3米以内，这个机架内部的数据传输用铜线，机架和机架之间就用光纤传播。从铜线切换到光纤，就需要光模块转接。

需要数据传输的厂商：云厂商、算力集群、电信运营商、企业数据中心都需要用光模块。

②光模块的问题

光模块需要和交换芯片配合使用。

光模块的作用是光电信号的互相转化，交换芯片的作用是决定光纤信号怎么分配和继续传输。根据网络拓扑设计，每跳（hop）都有交换芯片。所有机架出口都需要交换机，机架之间有汇聚交换机，集群之间有核心交换机，数据中心之间有骨干路由器。

目前的光模块没有和交换芯片封装在一起，而是光模块作为一个外设，插交换机外面，光模块的信号转移成电信号之后，到交换机要走10-30厘米PCB。

首先是信号损耗问题。电信号走的这段PCB损耗很大。根据奈奎斯特定理，速率 = 频率 × 每周期携带的比特数，如果要达到单通道200Gbps的速率，按PAM4调制，每周期2比特不变，频率达到100GHz。频率达到100Ghz对PCB板什么概念？已经完全没法传输。PCB的损耗因子Df较大，普通FR-4 Df 0.015-0.02，只适合1GHz以下的场景，最高端的Megtron-6 数据中心专用PCB，Df降低到了0.002，也只能在50GHz以下工作。

并且，功耗爆炸。1.6T光模块30W+，几乎超过交换机功耗。光模块功耗构成（1.6T）： DSP（数字信号处理）：50%；激光器驱动：30%；其他：20%。因为高频如100GHz信号失真严重，DSP要补偿损耗纠错，功耗巨大。

如果没有提出CPO，光模块自己怎么解决这个问题？

就用PCB的50GHz的极限传信号，主流PAM4调制，那么速率就是100Gbps。实际的光模块端口一般是800Gbps，所以需要8个PCB通道来凑，光模块需要放8个通道，8对差分线，走线密密麻麻，已经是极限。中际旭创的800G OSFP/QSFP-DD就是这个方案，8×100G。英伟达目前的光模块Spectrum-4、BlueField-3也都是8×100G堆通道堆出来的。

因此，传输速率的瓶颈不是光模块，是PCB。光模块能力瓶颈是激光器，能力至少可以达到200Gbps，是PCB让传输在100Gbps卡住了。

③CPO的思路

CPO（Co-Packaged Optics，光电共封装）就是解决PCB的问题，思路是去掉PCB，将光学引擎与交换芯片封装在同一基板上，将电互连长度缩短至毫米级。

2010年代，概念提出。2019年成立CPO联盟。2020年开始有原型机。2025年英伟达第一个CPO量产，用在GB200中，为CPO元年。其他厂商尚未量产。

④CPO的基板情况

CPO方案对封装基板提出了极为苛刻的要求：

一方面，基板需要具备优异的高频电学性能以支持112G/224Gbps信号的无损传输；

另一方面，基板必须透光。

光引擎基板，英伟达目前以硅光芯片（基于SOI，绝缘体上硅）为主。支持112G/224G PAM4信号，硅在通信波段（1310nm/1550nm）具有独特的光学透明性。

玻璃也满足这个特征，从参数上来看比硅光更好。其介电常数仅为硅的1/3（越低速度越快），高频损耗因子比硅低2-3个数量级，高频插损是硅中介层的1/10，可支持超过100GHz的射频信号传输，成本是硅中介层的1/8。

问题是现在硅光比较成熟，玻璃不成熟。

⑤CPO下游用户对玻璃基板的反应

A.英伟达（2025年其GPU GB200是首个配套量产CPO产品）

2025年3月19日，黄仁勋在GTC 2025大会上表示，尽管CPO能显著提升AI芯片能效，但当前可靠性不足，暂不会用于旗舰 GPU 芯片，铜导线仍是当前首选。

2026年3月16日，黄仁勋在GTC2026大会上表示，光跟铜传输并重，光学传输今年先以向外扩展（机柜间）为主，大规模的向上扩展（机柜内）时间为2028年，美银证券认为这比投资人预期时间晚了半年到一年。

B.台积电（英伟达CPO采用台积电COUPE CPO封装平台）

COUPE = Compact Universal Photonic Engine，紧凑型通用光子引擎，为台积电CPO封装平台，解决电芯片（EIC）+ 光芯片（PIC）+ 光源的三维集成。

台积电的COUPE平台目前使用的硅中介层。目前良率传言70%，至少95%才真正大批量可以量产。还没有消息台积电要把COUPE切换成玻璃基板。

2、主力推动者：英特尔

总结：玻璃基板TGV代表英特尔在晶圆代工业务被台积电、三星彻底甩开后的换道超车尝试

（1）推动情况

2023年9月，英特尔发布玻璃基板技术，投资10亿美元在亚利桑那州建立研发线，并计划与设备商和材料商合作建立完整供应链，目标在2026年至2030年间推出面向数据中心、AI和图形构建等高性能计算的完整玻璃基板解决方案。英特尔表示玻璃基板技术有望在未来十年内，为在单一封装上实现一万亿晶体管奠定基础。

2026年1月，英特尔在NEPCON日本电子展上展示了结合EMIB与玻璃基板的最新封装样品，具备78mm×77mm超大尺寸（标准光罩尺寸的2倍）、10-2-10堆叠架构和45μm超微细凸点间距。

英特尔正在和康宁、肖特等玻璃材料供应商合作开发低碱硼硅玻璃，与激光设备商联合优化TGV通孔工艺，目前已经累积一些先发优势。

台积电、三星也都在跟进。台积电基于TGV的CoPoS预计2026年试产，2026-2028年量产。三星在2024年1月CES展会宣布进军玻璃基板领域，计划2024中试，2025样品，2026量产。

（2）推动背景

英特尔近年的日子不好过，2006年拒绝为第一代iPhone提供芯片，错过移动互联网/智能手机浪潮。2010年因为GPU研发回报不及预期取消项目，2018年拒绝以成本价为OpenAI生产AI芯片，错过GPU与AI芯片浪潮。

英特尔2024年出现188亿美元巨额亏损，为近40年首次年度亏损，其中晶圆代工业务亏损134亿美元构成亏损主因。在纯外部客户收入排名上，英特尔代工业务未能进入全球前十大晶圆代工厂。台积电以约67%市场份额稳居第一，三星份额为第二约8%。自10nm制程多次难产延误以来，英特尔在先进制程竞赛中已被台积电和三星彻底甩开。

在制程上追赶困难，英特尔选择将TGV玻璃基板进行差异化，去封装赛道换道超车。

传统业务收入持续下滑，出现亏损，英特尔必须要快速找到一个新增长点，TGV是探索的重点，需要尽快铺开。

后续更新预告

以下章节已完成大纲设计，将在后续版本中逐步完善：

1. 二、TGV市场规模

   • （一）存量市场替代：基板存量市场情况、玻璃基板可替代的优势市场和规模
   • （二）增量市场：TGV发掘新兴市场的潜力评估

2. 三、TGV核心瓶颈和卡点

   • 瓶颈和卡点识别、核心环节分析、突破公司梳理、产业链价值分布

3. 四、TGV技术梯队

   • 国际三梯队划分标准、各梯队特征与关键参数
4. 五、行业新进入者方向和投入强度统计

仅供阅读学习、未经授权禁止转载。

您好，欢迎来到这里，我将在这里分享关于硬科技的一些观察。
内容正在编辑中，请稍后。